

## РЕАЛІЗАЦІЯ ЦЕНТРАЛЬНОГО ЛОГІЧНОГО МОДУЛЯ З РЕЗЕРВОВАНОЮ СТРУКТУРОЮ НА ОСНОВІ ПЛІС

Малиновський М. Л.<sup>1</sup>, Коноваленко М. В.<sup>2</sup>

<sup>1</sup> Харківський національний технологічний університет сільськогосподарства ім. Петра Василенка,  
<sup>2</sup> Українська державна академія залізничного транспорту (м. Харків)

Запропоновано архітектуру та принципи реалізації центрального логічного модуля, який може використовуватись в системах, що пов'язані з безпекою.

**Постановка проблеми.** Широке впровадження сучасних мікропроцесорних систем керування дозволило на практиці перевірити їх ефективність, переваги і недоліки в порівнянні з релейними системами. В результаті цього на сьогодні багато фахівців у ряді предметних областей небезпідставно ставлять під сумнів такі переваги мікропроцесорних систем, як висока надійність і безпека, низька вартість і простота обслуговування. Відсутність упевненості фахівців в перевагах мікропроцесорних систем обумовлена багатьма чинниками, серед яких варто виділити складність програмного забезпечення, функціональних блоків, мікропроцесорних вузлів (архітектуру яких часто засекречують, відстоюючи комерційні інтереси), велика кількість прикладів збоїв і зависань.

**Аналіз останніх досліджень і публікацій.** Альтернативним підходом по відношенню до використання МП-пристроїв для побудови автоматизованих

систем керування є використання ПЛІС-технологій, про переваги яких вказують деякі автори [1 - 5]. У тому числі, у [2] розглядаються співвідношення ризиків, пов'язаних із впровадженням МП-пристроїв та ПЛІС.

**Мета статті** - розробка HDL-моделі резервованого центрального логічного модуля (ЦЛМ) з безпечними відмовами, який може використовуватися в якості компонента систем, пов'язаних з безпекою.

**Архітектура ЦЛМ з резервуванням за схемою 1oo2D.** ЦЛМ є складовою частиною системи, яка містить рівні автоматизованих робочих місць (АРМ), безпосередньо рівень ЦЛМ, концентраторів зв'язку (КЗ) і об'єктних контролерів (ОК). Архітектура ЦЛМ приведена на рис. 1 та містить чотири взаємодіючі ядра логіки. При цьому ядра ЯЛ-А.1, ЯЛ-В.1 і ЯЛ-А.2, ЯЛ-В.2 об'єднуються в перший і другий канали по два відповідно.




Рисунок 1 - Архітектура центрального логічного модуля

Таким чином, формується архітектура ЦЛМ з двома дубльованими каналами 1oo2D. ЦЛМ містить перехресні зв'язки між усіма ядрами логіки. Кожне ядро логіки пов'язане з нижнім рівнем через концентратори зв'язку (КЗ).

**Вимоги до функцій.** На ЦЛМ покладаються наступні основні функції:

1. Формування і передача наказів для ОК;
2. Прийом статусів від ОК;

3. Формування і передача статусів і діагностичних даних для АРМ;
4. Прийом команд від АРМ;
5. Обмін інформацією між ядрами логіки про результати прийому статусів від ОК і команд від АРМ;
6. Повторне формування і передача наказів і прийом статусів для тих ОК, від яких не вдалося отримати статус при першому циклі обміну даними;
7. Повторний обмін інформацією між ядрами логіки про результати прийому статусів від ОК;
8. Реалізацію логічних залежностей;
9. Обмін даними про результати реалізації логічних залежностей і іншими даними між ядрами в кожному каналі;
10. Автоматичне відключення каналу при виявленні дефектів ядер логіки.

Усі вказані функції повинні виконуватися ЦДМ у рамках циклів, що чергуються: прямого і інверсного. При цьому в прямому циклі логічні залежності реалізуються в прямому коді ядрами логіки А і в інверсному коді ядрами логіки В першого і другого каналів; у інверсному циклі логічні залежності реалізуються в прямому коді ядрами логіки В і в інверсному коді ядрами логіки А першого і другого каналів. Цим досягається динамічна робота елементів пам'яті ядер логіки і виявлення дефектів у разі їх виникнення.

**Реалізація ЦДМ на основі ПЛІС.** Спрощена структурна схема цифрового пристрою (ЦП), що реалізується в кожному ядрі логіки ЦДМ (на базі ПЛІС), приведена на рис. 2.




Рисунок 2 - Структурна схема цифрового пристрою, що реалізується в ядрі логіки

- ЦП містить наступні компоненти:
- модуль реалізації логіки, що реалізує логічні залежності керування виконавчими об'єктами;
  - керуючий автомат, який формує команди для кожного компонента, що входить до складу ЦП, і синхронізує їх роботу;
  - буфер команд, призначений для зберігання команд, що поступають від АРМ;
  - буфер статусів ЯЛ, призначений для зберігання результатів логічних перетворень, що виконуються в модулі реалізації логіки;
  - буфер наказів, призначений для зберігання наказів для ОК, сформованих модулем реалізації логіки;
  - буфер статусів ОК, призначений для зберігання даних, що поступають від ОК, про поточний стан об'єктів керування;
  - інтерфейс зв'язку (ІЗ) з верхнім рівнем та інтерфейс зв'язку з сусідніми ЯЛ і з нижнім рівнем, які призначені для обміну даними з АРМ, ОК і сусідніми ЯЛ. Спрощена діаграма роботи автомата, що ілюструє роботу ЯЛ в прямому та інверсному циклах, приведена на рис. 3.




Рисунок 3 - Діаграма функціонування ядер логіки

Для опису модуля реалізації логіки, який функціонує у рамках прямого і інверсного циклів, потрібні спеціальні методи синтезу цифрових автоматів. В якості прикладу синтезу розглянемо автомат, заданий у вигляді графа і таблиці переходів (рис. 4 і табл. 1). Граф містить петлі, внаслідок чого автомат може знаходитися невизначено тривалий час в кожному із станів. Таким чином, відсутня динаміка в роботі елементів пам'яті автомата, що може привести до появи у ньому відмов, що не виявляються.




Рисунок 4 - Граф, що зображує приклад завдання функції переходів  $\lambda$

В результаті перетворення автомата М за запропонованою авторами процедурою формується автомат  $M^D$ , що описується графом, приведеним на рис. 5.

Таблиця 1 - Таблица переходів графа

Вхідний сигнал	Внутрішній стан та вихідні сигнали	
	$s_1, \omega_1$	$s_2, \omega_2$
$a_1$	$s_1, \omega_1$	-
$a_2$	$s_2, \omega_2$	-
$a_3$	-	$s_2, \omega_2$




Рисунок 5 - Граф, отриманий в результаті перетворення

Цей граф описується таблицею переходів (див. табл. 2).

Таблиця 2 - Таблица переходів автомата, отриманого в результаті перетворення

Вхідний сигнал	Внутрішній стан та вихідні сигнали			
	$s_1, \omega_1$	$/s_1, /\omega_1$	$s_2, \omega_2$	$/s_2, /\omega_2$
$a_1$	-	$s_1, \omega_1$	-	-
$/a_1$	$/s_1, /\omega_1$	-	-	-
$a_2$	-	$s_2, \omega_2$	-	-
$/a_2$	$/s_2, /\omega_2$	-	-	-
$a_3$	-	-	-	$s_2, \omega_2$
$/a_3$	-	-	$/s_2, /\omega_2$	-

Проведення цих перетворень дозволило в знов отриманому графі замінити кожен стан з переходами типу "петля" на пару станів, які кодується взаємноінверсними кодами. У результаті цього досягається безперервний динамічний режим роботи елементів пам'яті.

**Висновки.** 1. У процесі дослідження отримано HDL-модель резервованого центрального логічного модуля (ЦЛМ) з безпечними відмовами з архітектурою 1oo2D.

2. Результати моделювання автомата підтверджують його відповідність вимогам функціональної безпеки і надійності систем критичного застосування.

#### Список використаних джерел.

1. Малиновский М. Л. Управление объектами критического применения на основе ПЛИС : моногр. / М. Л. Малиновский. – Х. : Факт, 2008. – 224 с., 67 ил.
2. Отказобезопасные информационно-управляющие системы на программируемой логике / Бахмач Е. С., Герасименко А. Д., Головир В. А. и др. ; под ред. Харченко В. С., Скляра В. В. – Х. : Нац. аэрокосм. ун-т им. Н. Е. Жуковского «ХАИ»; Науч.-произв. предприятие «Радий», 2008. – 380 с.
3. ПЛИС-платформа в критических приложениях : гарантоспособные масштабируемые решения для информационных и управляющих систем АЭС / Е. С. Бахмач, А. А. Сиора, В. В. Скляр, В. И. Токарев, В. С. Харченко // Радиоэлектронні і комп'ютерні системи. – 2008. – №6 (33). – С. 12–19.
4. Фурман И. А. Научно-технические основы создания и промышленного применения параллельных логических контроллеров на программируемых БИС с матричной структурой : дис. ... доктора техн. наук : 05.13.05 / Фурман Илья Александрович – К., 1989. – 197 с.
5. Харченко В. С. Критерії та етапи еволюції застосування ПЛІС в інформаційно-управляючих системах енергетичних комплексів / В. С. Харченко, В. В. Скляр, В. О. Головир // Вісник Харківського національного технічного університету сільського господарства. – 2006. – Вип. 43, т. 2 : Проблеми енергозабезпечення та енергозбереження в АПК України. – С. 162–166.

#### Аннотация

### РЕАЛИЗАЦИЯ ЦЕНТРАЛЬНОГО ЛОГИЧЕСКОГО МОДУЛЯ С РЕЗЕРВИРУЕМОЙ СТРУКТУРОЙ НА ОСНОВЕ ПЛИС

Малиновский М. Л., Коноваленко Н. В.

*Предложена архитектура и принципы реализации центрального логического модуля, который может использоваться в системах, которые связаны с безопасностью.*

#### Abstract

### REALIZATION OF CENTRAL LOGICAL MODULE WITH THE RESERVED STRUCTURE ON BASIS OF FPGA

M. Malinovskiy, M. Konovalenko

*Architecture and principles of realization of the central logical module, which can be used in the systems which are related to safety, is offered.*